chapter8.md

@@ -16,10 +16,11 @@
 |model         | IEEE 1076-2019              | VHDL          |
 |              | IEEE 1800-2017              | SystemVerilog |
 |              | IEEE 1850-2010              | PSL           |
-|osvvm/uvm     | IEEE 1800.2-2020            | UVM           |
+|osvvm         | IEEE 1076-2019              | VHDL          |
 |rtl           | IEEE 1076-2019              | VHDL          |
 |              | IEEE 1800-2017              | SystemVerilog |
 |              | IEEE 1850-2010              | PSL           |
+|uvm           | IEEE 1800.2-2020            | UVM           |
 : Project Folder
 
 .. ....... ........ ........ ....... .. ........... ...... .... .. ...... ..... .. ..... .... ........ ... ...... . ... .... .. ......... ........... .... .... ........ .. .... . ..... ....... .... ... ........ .... ............ .. ... ... ....... .. ...... .... ... .... ....... .. ..... ... .... ....... ... ....... ......... ..... .......... ....... ..... ....... ... ....... ... ....... ..... ..... .... . ........ .. ... ..... ......... .. ........ ..... ....... .......... .......... ... ........ .. ... ..... .. ........ ..... .......... .... ... ...... .. .....